Üç Fazlı Fırçasız Motor Sürücülerine Yönelik CPLD Tabanlı Tümleşik Koruma Mimarisi: Ölü Zaman Yönetimi, Sayısal Filtreleme ve Donanım İzleme
Keywords:
CPLD, PWM, PMSM, BLDC, Dead-TimeAbstract
Üç fazlı fırçasız motor sürücülerindeki güç eviricilerinin güvenilirliği, büyük ölçüde hassas ölü zaman yönetimine ve sağlam bir kısa devre korumasına bağlıdır. Genel endüstriyel yaklaşım, tamamlayıcı çıkışlar ve ölü zaman ekleme işlemleri için gelişmiş zamanlayıcılarla donatılmış bir mikrodenetleyici (MCU) kullanarak gerekli Darbe Genişlik Modülasyonu (PWM) sinyallerinin üretilmesine dayanmaktadır. Ancak, yalnızca MCU'ya güvenmek, donanım yazılımı tabanlı tek noktalı hata ve sistem kilitlenmesi risklerini beraberinde getirmektedir. Bu kritik fonksiyonel güvenlik boşluğunu gidermek amacıyla bu çalışma, ultra düşük maliyetli ve 240 lojik hücreli bir Karmaşık Programlanabilir Lojik Cihaz (CPLD) üzerinde uygulanan tamamen bağımsız, donanım seviyesinde aktif bir güvenlik katmanı önermektedir. Geliştirilen CPLD tabanlı mimari; 60 nanosaniyelik bir dijital parazit filtresini, deterministik bir sonlu durum makinesi aracılığıyla aktif ölü zaman düzeltmesini, sürekli frekans denetimini ve asenkron bir donanım izleme mekanizmasını bünyesinde barındırır. Deneysel doğrulama için, STM32G4 serisi bir MCU, bir Altera EPM240T100 CPLD tarafından sürekli olarak işlenen ve %84,7'ye varan görev döngülerine sahip altı kanallı, 20 kHz'lik bir PWM sinyal seti üretecek şekilde yapılandırılmıştır. Önerilen sistem, birincil kontrol ünitesine yük bindirmeden geçici yüksek frekanslı gürültüleri başarıyla sönümlemektedir. Faz-A çıkış sinyallerinin karşılaştırmalı analizi, deterministik donanım lojiğinin, şiddetli hata enjeksiyonu senaryoları altında kısa devre arızası riskini tamamen ortadan kaldırdığını doğrulamaktadır. Sonuç olarak bu çalışma, modern elektrikli çekiş uygulamalarında görev kritik ve ISO 26262 uyumlu yedekli güvenlik katmanları oluşturmak için kaynakları kısıtlı, düşük maliyetli CPLD'lerin, pahalı Alan Programlanabilir Kapı Dizilerine (FPGA) kıyasla oldukça etkili ve ekonomik olarak uygun bir alternatif sunduğunu göstermektedir.